



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder;

西元 2003 年 05 月 13 Application Date

092112881

Application No.

人: 矽品精密工業股份有限公司 Applicant(s)

Director Genera



Issue Date

發文字號 09220622610 Serial No.

नर जर जर


申請日期:	IPC分類	
申請案號:		

)\*. \*\*\*

i.

由本局填	發明專利說明書
中文	可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件
英文	FLASH-PREVENTING WINDOW BALL GRID ARRAY SEMICONDUCTOR PACKAGE AND CHIP CARRIER AND METHOD FOR FABRICATING THE SAME
姓 名 (中文)	1. 黄建屏
姓 名 (英文)	1. Chien Ping HUANG
國籍(中英文)	1. 中華民國 TW
住居所(中文)	1. 新竹縣竹東鎮康莊街26巷8號
住居所 (英 文)	1. No. 8, Lane 26, Kang Chuang Sreet, Chutung Town, Hsinchu County, Taiwan, R.O.C.
名稱或 姓 名 (中文)	1. 矽品精密工業股份有限公司
名稱或 姓 名 (英文)	1-SILICONWARE PRECISION INDUSTRIES CO., LTD.
國籍(中英文)	1. 中華民國 TW
住居所 (營業所) (中 文)	1. 台中縣潭子鄉大豐路三段123號 (本地址與前向貴局申請者相同)
住居所 (營業所) (英 文)	1. No. 123, Sec. 3, Da Fong Road, Tantzu, Taichung, Taiwan, R.O.C.
	1. 林文伯
代表人 (英文)	1. Wen-Po LIN
	英姓中姓英國中住中住英名姓中名姓英國中住營中住營英代中文名文名文籍文所文所文成名)或名》、籍文所所文所所文人、





四、中文發明摘要 (發明名稱:可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件)

本案代表圖:第1圖

六、英文發明摘要 (發明名稱:FLASH-PREVENTING WINDOW BALL GRID ARRAY SEMICONDUCTOR PACKAGE AND CHIP CARRIER AND METHOD FOR FABRICATING THE SAME)

A flash-preventing window ball grid array (WBGA) semiconductor package and its chip carrier and a method for fabricating the same are provided. The chip carrier is composed of a substrate with a through hole, wherein a plurality of wire-bonding portions and ball-implanting portions, and a predetermined region adjacent to the wire-bonding portions are defined on the lower






四、中文發明摘要 (發明名稱:可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件)

- 1 半導體封裝件
- 10 基板
- 11 第一表面
- 12 第二表面
- 13 基板通孔
- 20 晶片
- 21 作用表面
- 22 非作用表面
- 23 電性區
- 31 第一封裝膠體
- 32 第二封裝膠體
- 33 敷蓋表面
- 40 導電跡線層
- 41 銲線部
- 42 植球部

六、英文發明摘要 (發明名稱:FLASH-PREVENTING WINDOW BALL GRID ARRAY SEMICONDUCTOR PACKAGE AND CHIP CARRIER AND METHOD FOR FABRICATING THE SAME)

surface of the substrate. A solder mask layer is applied over the lower surface of the substrate, having an opening to allow the through hole, the wire-bonding portions, and the predetermined region to be exposed to outside of the solder mask layer. Then, at least a chip is mounted on the upper surface of the substrate and covers the through hole, allowing the chip to be electrically



四、中文發明摘要 (發明名稱:可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件)

43 第一拒銲劑層

44 第二拒銲劑層

44a 開口

45 銲線

50 銲球

60 預定外露區域

六、英文發明摘要 (發明名稱: FLASH-PREVENTING WINDOW BALL GRID ARRAY SEMICONDUCTOR PACKAGE AND CHIP CARRIER AND METHOD FOR FABRICATING THE SAME)

connected to the wire-bonding portions. After that, an encapsulant is formed on the substrate to encapsulate the chip and the wire-bonding portions. The predetermined region is formed into a narrow passage of the encapsulant with a bottom mold cavity during molding process. As a result, the narrow passage is filled with the encapsulant, thereby preventing the occurrence of flash on the



四、中文發明摘要 (發明名稱:可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於、該半導體封裝件之晶片承載件)

六、英文發明摘要 (發明名稱:FLASH-PREVENTING WINDOW BALL GRID ARRAY SEMICONDUCTOR PACKAGE AND CHIP CARRIER AND METHOD FOR FABRICATING THE SAME)

lower surface of the substrate.



一、本案已向		
國家(地區)申請專利 申請日期	案號	主張專利法第二十四條第一項優先權
	無	•
	Tin	
	:	
		•
	•	
	·	
二、□主張專利法第二十五條之一第一工	項優先權:	
申請案號:		
	無	
日期:		
三、主張本案係符合專利法第二十條第一	一項□第一款但書或[	]第二款但書規定之期間
日期:	•	,
m [] 七明仙儿儿口 宋七丛 ED Al		
四、□有關微生物已寄存於國外:		
寄存國家: 一	無	
寄存日期:		
寄存號碼:	•	
□有關微生物已寄存於國內(本局所	指定之寄存機構):	
寄存機構:		
寄存日期:	無	
寄存號碼:		
□熟習該項技術者易於獲得,不須寄	·存。	
		•
·		
	-	
III RESTANDA CROSTRUSTRAS IIII		
		·

#### 五、發明說明 (1)


# 【發明所屬之技術領域】

本發明係關於一種可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件,尤指一種有益於其電性連接品質的可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件。

## 【先前技術】

開窗型球柵陣列(Windows Ball Grid Array)半導體對裝件係於所使用之基板開設至少一貫穿該基板的通孔,以供晶片以覆蓋該通孔之方式接置於該基板的一表面上上並接穿過該通孔中之銲線電性連接該晶片與基板,且於基板之另一相對表面上植設多數銲球,從而使晶片與外界電子元件連接,因此,即可藉此一設計而令中央銲墊型(Central-Pad Type)晶片縮短其銲線長度,以降低電訊傳輸阻抗,進而可提昇其電性及降低整體對裝件之厚度。

該種習知開窗型球柵陣列封裝結構係如第 5A圖所示,使用一具有上、下表面 81、 82之基板 80, 而於該基板 80上開設一貫穿該基板 80之通孔 83, 並於該基板之下表面 82的導電跡線層預設多數個銲線位置 84與植球位置 85, 而供一晶片 86以其作用表面 86a (Active Surface)朝下接置於該基板之上表面 81上, 並封蓋住該通孔 83的一端, 以使該晶片 86上預設之銲墊 87外露於該通孔 83中, 俾使多數銲線 88穿過該通孔 83而將該晶片 86上之銲墊 87電性連接至該基板下表面 82上的對應銲線位置 84,接著,復於該基板之上、





#### 五、發明說明 (2)

下表面 81、82分别形成一第一封裝膠體 90與第二封裝膠體 91,以令該第一封裝膠體 90包覆該晶片 86,令該第二封裝膠體 91填滿該通孔 83並包覆該銲線 88,最後,復於該下表面 82上未被該封裝膠體 91包覆的植球位置 85上植設多數個銲球 92,以使該銲球 92作為輸入/輸出 (I/0)端而將該晶片 86電性連接至外界之印刷電路板,例如美國專利第 6,048,755號案、第 6,190,943號案、第 6,218,731號案與第 6,326,700號案等習知技術,均係提出開窗型球柵陣列封裝件之相關結構與製法,以解決習知封裝件的電性或尺寸限制。

此一開窗型球柵陣列封裝件雖有前揭之優點,惟其特殊製程卻也衍生了其他良率上的難題,此係由於該類封裝件於封膠製程時,由於需形成用以包覆該銲線 88之第二封裝膠體 91,故於此一上下兩側封膠製程中,其模具組的下模具 94勢必需形成一模穴 94a,以形成該第二封裝膠體 91的預定形狀,而非僅如其他球柵陣列 (BGA)封裝件之封膠製程中所使用具有平坦接觸表面的下模具;因此,如第 5B圖所示,當其進行模壓封膠製程時,即係將佈設有晶片 86與銲線 88之基板 80置於一封裝模具 95中,以當一環氧樹脂(Epoxy)材料注入模具 95中時,可填充於其上模具 93之上模穴 93a中而形成用以包覆晶片 86之第一封裝膠體 90,且填充於其下模具 94之下模穴 94a中而形成用以包覆銲線 88之第二封裝膠體 91,然而,該上、下模具 93、 94由於受限於封裝件之設計,故其模穴尺寸 (Cavity Size)與夾壓





#### 五、發明說明 (3)

(Clamp)位置勢必有所差異,而將如圖所示產生上模穴 93a 覆蓋基板 80之面積大於下模穴 94a的情況,此時該基板下 表面 82上鄰接該第二封裝膠體 91之未夾壓 (NC,


Non-Clamping)區域由於並未承受該上模具 93之夾壓力,而僅承受該下模具 94向上之夾壓,將因而於該區域中產生未密合夾固的情形,進而將於注入樹脂材料後,導致用以形成該第二封裝膠體 91之樹脂溢膠 (Flash)至基板下表面82的情形,如第 5C圖之剖視圖與第 5D圖之底視圖 (第 5C圖係自第 5D圖之 B-B方向所視),此一溢膠污染現象 f非但將降低該封裝件的表面平整度與外形美觀,同時更可能污染該下表面 82上的預定植球位置 85,導致銲球 92無法完整地銲接至基板 80而影響該封裝件的電性連接品質。


因此,對於前揭各美國專利或其他習知技術而言,假若無法有效解決該開窗型球柵陣列封裝件的溢膠問題,勢將嚴重影響其元件電性,反而降低該類封裝件的電性傳輸品質,而無法滿足其改良初衷,亦令最初之設計美意大打折扣。

綜上所述,如何開發一種可防止溢膠之開窗型球柵陣列半導體封裝件及其製法,以提昇其電性連接品質,同時兼顧該封裝件之表面平整度及乾淨外觀,確為此一相關研發領域所需迫切面對的課題。

# 【發明內容】

因此,本發明之一目的即在提供一種可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝






#### 五、發明說明 (4)

件之晶片承載件,以使其電性連接效果得因而提昇。 本發明之一目的即在提供一種可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶 片承載件,以改善該封裝件之表面平整度。

本發明之另一目的在提供一種可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶 片承載件,以令該封裝件具有較乾淨之外觀。

為達前述及其他目的,本發明所提供之可防止溢膠之 開窗型球柵陣列半導體封裝件製法,其步驟係包括:製備 一芯層,係具有一第一表面與一相對之第二表面,且具有 一貫穿該芯層之通孔,並於該第二表面上定義出多數個銲 線部與植球部,以及位於該銲線部相對於該通孔之一側的 預定外露區域;於該第二表面上敷設一拒銲劑層,並外露 出該多數個植球部,同時,於該通孔周圍形成一開口以外 出該通孔、該多數個銲線部與該預定外露區域;製備至 少一晶片,以將該晶片接置於該芯層之第一表面並覆蓋該 通孔之一端,而令該晶片部份外露於該通孔中;形成多數 穿過該通孔之銲線,以電性連接該晶片與該銲線部;進行 ,以於該芯層之第一表面上形成第一封裝膠 ,於該芯層之第二表面上形成第二封裝膠體包 其中,該預定外露區域將於該封膠製程中形成 該第二封裝膠體的狹窄流道;以及植設多數個銲球於該植 球部上

此外,該製法所製成之可防止溢膠的開窗型球柵陣列






#### 五、發明說明 (5)

前述之預定外露區域的寬度係位於 0.2至 0.8毫米 (mm) 之間,並以 0.4毫米 (mm)為最佳,且係鄰接於該銲線部,






#### 五、發明說明 (6)


以藉由此一設計,而令該拒銲劑層之開口寬度略大於用以形成該第二封裝膠體之模具的模穴寬度,因此,該預定外露區域將於該封膠製程中形成該拒銲劑層邊緣與該模穴邊緣間的距離間隔,而藉由該模具之表面被圍置成該第二封裝膠體的狹窄流道,且該流道之長度即為該預定外露區域的寬度。

故,當該封裝件進行封膠製程以注入封裝膠體時,該第二封裝膠體將填充於該模穴中以包覆該多數銲線,並將流該流道中以填滿該流道,此時,由於該封裝膠體係為一低雷諾數(Reynolds Number)的黏性流體,故當其進入一口徑急遽縮小的狹窄流道時,根據流體力學之理論,此時該黏性流體之黏度將上升而使流速減緩,並造成其能量散逸,而令流入該狹窄流道中的第二封裝膠體停滯於該流道中,而不致溢流入該拒銲劑層與該模具表面間的壓合間隙,而可避免習知的溢膠污染問題。

因此,本發明所提出之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件,即係藉自这預定外露區域之設計,而令其與模具間形成一封覆該第一對裝體除完整充填於該通孔中並包覆該行使該第二封裝體除完整充填於該通孔中並於該行之充填,而數蓋於容流道之充填層之平面於該行之平面以對於等於該拒趕劑層之平面別對免膠體溢膠至該植球部而影響電性連接之相關習知問題。

【實施方式】







#### 五、發明說明 (7)

第1圖所示即為本發明之可防止溢膠開窗型球柵陣列 半導體封裝件的較佳實施例剖視圖,係包括一具有第一表 11與相對之第二表面12的基板芯層10 (以下即簡稱基 ),接置於該基板 10上且具有一作用表面 21與非作用表 22的晶片20,形成於該基板之第一表面11與第二表面12 上的封裝膠體31、32,以及植接於該基板第二表面12上的 多數銲球50;其中,該基板10之中央係具有一貫穿該基板 10之通孔13,且該第二表面12上之導電跡線(Trace)層40 係定義有多數個銲線部 41與植球部 42,以令該多數個銲線 部 41分布於該通孔 13之 周圍,而令該植球部 42陣列排列於 該通孔13之兩側以植接該多數銲球50,同時,該晶片20係 以其作用表面21接置於該基板之第一表面11並覆蓋住該通 孔 13之一端,而令該作用表面21上的電性區23外露於該通 孔 13之中,並以多數銲線 45穿過該通孔 13而電性連接該晶 片之電性區 23與該導電跡線層 40上的銲線部 41,此外,該 形成於第一表面11上之第一封裝膠體31係用以包覆該晶片 20,而該形成於第二表面12上且較少量之第二封裝膠體32 則係用以包覆該銲線 45, 並使未受該第二封裝膠體 32包覆 的多數植球部 42植接相對應之多數銲球 50。

前述之基板 10的第一表面 11與第二表面 12上,係如圖所示分別敷設有一第一拒銲劑 (Solder Mask)層 43與一第二拒銲劑層 44,其中,該晶片 20係接置於該第一拒銲劑層 43之上,以令該第一封裝膠體 31完全包覆該晶片 20與該第一拒銲劑層 43,而該第二拒銲劑層 44係敷設於該導電跡線






#### 五、發明說明 (8)

層 40上,而形成有多數個陣列式開孔以外露出該多數個種球部 42,並可用以植接相對應之銲球 50,此外,該第二拒銲劑層 44另於其中央位置形成有一開口 44a,以外露出該基板之通孔 13及佈設於該通孔 13周圍之銲線部 41,且該開口 44a之寬度 S1與面積需略大於用以形成該第二封裝膠體 32之下模穴 73 (見第 3圖)的寬度 S2與面積。

該第二拒銲劑層 44所形成之開口 44a的尺寸設計即為 本發明之特徵所在,如第2A、2B圖所示,其係為該封裝件 1尚未進行封膠製程之剖視圖與底視圖(第 2A圖係自第 2B圖 之 A-A方向所視),相較於第5B圖之習知技術,可知本發明 所設計之第二拒銲劑層開口 44a寬度 S1係較習知封裝件為 而使該對應於基板通孔 13位置之開口 44a除可外露出 該導電跡線層 40邊緣的銲線部 41外,另分別外露出該銲線 部 41兩側額外之第二表面 12與部份導電跡線層 40,以令該 第二拒銲劑層 44的邊緣與該銲線部 41間餘有一預定距離 w, 即如圖所示外露出該第二表面 12與導電跡線層 40上的 預定外露區域 60;其中,該預定外露區域 60之寬度 w大約 可設計於 0.2至 0.8毫米 (mm)之間,並以 0.4毫米 (mm)為最 佳,此一寬度 w即為前述該第二拒銲劑層 44邊緣與該銲線 部 41間之預留距離,以使該第二拒銲劑層 44所形成之開口 44a具有相當於該基板通孔13、該兩側銲線部41、及該兩 侧預定外露區域 60之 寬度總合的寬度 S1。

因此,該預定外露區域60之設計即可用以防止該基板第二表面12上的溢膠污染問題,如第3圖所示,當該封裝






#### 五、發明說明 (9)

件 1進行封膠製程而令該上、下模具70、71夾置住該基板 10時,此時該上、下模具的模穴邊緣72a、73a雖然並未對齊,而將使該基板之第二表面12的未夾壓(NC)區域出現未密合狀況,惟該用以形成第二封裝膠體32的下模穴邊緣73a將如圖所示,大略貼齊於該銲線部41之位置,因此,前述之預定外露區域60將藉由該下模具之表面71a,而藉其模穴邊緣73a被區隔成一狹窄短通道61,進而可於注膠時形成該第二封裝膠體32的流道61,該流道61之尺寸大小係由該導電跡線層40(或基板第二表面12)、該第二拒銲劑層44、與該下模具之表面71a所定義而出,其流道61長度 w即約略等於前述預定外露區域60的寬度 w,約為0.2至0.8毫米(mm)之間,並以0.4毫米(mm)為最佳,而其高度 h則相當於該第二拒銲劑層44之厚度 h,約在0.02至0.03毫米(mm)之間。

是故,藉由此一於封膠製程中所形成的狹窄流道 61設計,當該由熱塑性或熱固性樹脂所組成的第二封裝膠體 32經由注膠而流入該下模具 71之模穴 73時,此一諸如聚碳酸酯(Polycarbonate Ester)、丙烯酸樹脂、聚氯化甲烯或聚酯類(Polyester)等樹脂之膠體材料將呈一低雷諾數的黏性流體,當其填充而包覆該銲線 45,並進入該狹窄流道 61時,由於該流道 61相較於該模穴 73為一口徑急遽縮小的通道,則根據流體力學之理論,此時該黏性流體之黏度將上升而使流速減緩,並造成能量的散逸,因此,該流入狹窄流道 61中之封裝膠體 32將近乎停滯於該流道 61中,






#### 五、發明說明 (10)

而不致溢流入該第二拒銲劑層 44與該下模具表面 71a間的壓合間隙中,自然亦不致於該植球部 42之 周圍產生溢膠污染的習知問題。

而當完成前述封膠製程與植球步驟後,該封裝結構即成為如第 1圖所示之開窗型球柵陣列半導體封裝件 1,由圖中可看出,當前述之上、下模具 70、 71脫模而移開後,該狹窄流道 61內將填滿該第二封裝膠體 32,且其填充表面 33將依該下模具之表面 71a而近乎對齊於該第二拒銲劑層 44,因此,相較於第 5 C圖所示產生溢膠之習知半導體封裝件,本發明所填充之第二封裝膠體 32將 包覆該多數銲線 45 且數蓋於該預定外露區域 60上,並於該敷蓋平面 33之邊緣形成與該下模具之模穴 73形狀相符的轉折角,此時,該第二拒銲劑層 44上將不致有溢流的第二封裝膠體 32。

本發明之開窗型球柵陣列半導體封裝件 1的製法係如第 4A至 4F圖所示,其步驟包括:先如第 4A圖所示製備一基板 10,其係具有一第一表面 11與一相對之第二表面 12,且其中央係具有一貫穿該基板 10的通孔 13;復如第 4B圖所示,於該第二表面 12上敷設一圖案化之導電跡線層 40,並依線路之佈局定義出多數個呈陣列排列的植球部 42、佈設於該通孔 13兩側的領定外露區域 60,再分別於該第一表設別 11與導電跡線層 40上敷設一第一拒銲劑層 43與第二拒銲劑層 44外露出該多數個預設之通孔 13,令該第二拒銲劑層 44外露出該多數個預設之







#### 五、發明說明 (11)

植球部 42, 同時, 並使該第二拒銲劑層 44於該通孔 13周圍 形成一開口44a,以外露出該通孔13、該多數個銲線部41 與該預定外露區域 60;接著,如第4C圖,製備一晶片 20, 以將其作用表面21朝下接置於該基板10之第一表面11上並 覆蓋住該通孔13之一端,而令該作用表面21上之電性區23 外露於該通孔 13中; 再如第 4D圖所示, 形成多數穿過該通 13之 銲 線 45, 以 電 性 連 接 該 晶 片 20之 電 性 區 23與 其 所 對 應之銲線部 41;第 4E圖所示即為本製法中之封膠製程,其 係以圖示之上、下模具70、71夾置該基板10,以令該晶片 20與該第一拒銲劑層 43容設於該上模具 70之模穴 72中,令 該 銲 線 45容 設 於 該 下 模 具 71之 模 穴 73中 , 並 注 入 一 封 裝 膠 32,而令形成於該第一表面11上之第一封裝膠體31 包覆該晶片20,令形成於該第二表面12上之第二封裝膠體 32包覆該銲線45,其中,該預定外露區域60將藉由該下模 具之表面 71a與該導電跡線層 40m 形成一狹窄流道 61,以 令該第二封裝膠體 32流入該流道 61而黏滯於中;最後,當 前述封膠製程完成且該封裝膠體31、32均已固化之後,即 可如第 4F圖所示,進行脫模而植設多數個銲球 50於其所對 應之植球部 42上,並如圖所示,於該預定外露區域 60上形 成敷蓋之第二封裝膠體32,而成為一可防止溢膠的開窗型 球柵陣列半導體封裝件1。

因此,本發明即係利用敷設該第二拒銲劑層 44時,藉由預先之設計,使其較習知技術額外外露出一具有預定尺寸的外露區域 60,而可於後續封膠製程中形成一狹窄流道







#### 五、發明說明 (12)

61,以避免封裝膠體 32因上、下模具 70、 71的夾壓位置不同而溢膠至該植球部 42上,惟該預定外露區域 60與狹窄流道 61的位置或尺寸並非僅如前述實施例所揭示,亦可改變該第二拒銲劑層 44之開口 44a以變化其設計區域,例如令該開口 44a之邊緣為波浪形的非直線邊緣,僅需令該第二拒銲劑層 44之開口 44a寬度 S1略大於該下模具之模穴 73寬度 S2,而使該第二拒銲劑層 44之邊緣與該下模具 71的模穴邊緣 73a具有一距離間隔 W,而可於該封膠製程中圍置成一狹窄流道 61即可。

綜上所述,本發明之可防止溢膠之開窗型球柵陣列半導體封裝件及其製法與用於該半導體封裝件之晶片承載件,確具有避免溢膠污染之功效,而可提昇其電性連接與傳輸品質,同時兼可顧及該封裝件的表面平整度與乾淨外觀,充分解決習知封裝件及製法的問題。

惟以上所述者,僅為本發明之具體實施例而已,並非用以限定本發明之範圍,舉凡熟習此項技藝者在本發明所揭示之精神與原理下所完成的一切等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。





#### 圖式簡單說明

# 【圖式簡單說明】

第1圖係本發明之開窗型球柵陣列半導體封裝件的較佳實施例剖視圖;

第 2 A 圖係本發明之半導體封裝件於封膠製程前之剖視圖;

第 2 B圖係本發明之半導體封裝件於封膠製程前之底視圖;

第3圖係本發明之半導體封裝件於進行封膠製程時之剖視圖;

第 4A至 4F圖係本發明之半導體封裝件的製法流程圖;

第 5 A圖係習知開窗型球柵陣列半導體封裝件之剖視

### 圖;

第 5 B 圖係習知開窗型球柵陣列半導體封裝件於進行封膠製程時之剖視圖;

第 5 C圖係係習知開窗型球柵陣列半導體封裝件於封膠製程中產生溢膠現象之剖視圖;以及

第5D圖係係習知開窗型球柵陣列半導體封裝件於封膠製程中產生溢膠現象之底視圖。

- 1 半導體封裝件
- 11 第一表面
- 13 基板通孔
- 21 作用表面
- 23 電性區

- 10 基板
- 12 第二表面
- 20 晶片
- 22 非作用表面
- 31 第一封裝膠體



#### 圖式簡單說明

- 32 第二封裝膠體
- 40 導電跡線層
- 42 植球部
- 44 第二拒銲劑層
- 45 銲線
- 60 預定外露區域
- 70 上模具
- 72 上模穴
- 73 下模穴
- 80 基板
- 82 下表面
- 84 銲線位置
- 86 晶片
- 87 銲墊
- 90 第一封裝膠體
- 92 銲球
- 93a 上模穴
- 94a 下模穴
- W 預定外露區域寬度
- f 溢膠現象
- S2 下模穴寬度

- 33 敷蓋表面
- 41 銲線部
- 43 第一拒銲劑層

E 4-

- 44a 開口
- 50 銲球
- 61 流道
- 71 下模具
- 72a 上模穴邊緣
- 73a 下模穴邊緣
- 81 上表面
- 83 通孔
- 85 植球位置
- 86a 作用表面
- 88 銲線
- 91 第二封裝膠體
- 93 上模具
- 94 下模具
- 95 模具組
- h 流道高度
- S1 開口寬度
- NC 未夾壓區域

and the second second

1. 一種可防止溢膠之開窗型球柵陣列半導體封裝件製法,其步驟係包括:

製備一芯層,係具有一第一表面與一相對之第二表面,且具有一貫穿該芯層之通孔,並於該第二表面上定義出多數個銲線部與植球部,以及位於該銲線部相對於該通孔之一側的預定外露區域;

於該第二表面上敷設一拒銲劑層,並令該多數個植球部外露出該拒銲劑層外,同時,該拒銲劑層係形成一開口以外露出該通孔、該多數個銲線部與該預定外露區域;

製備至少一晶片,以將該晶片接置於該芯層之第一表面並覆蓋該通孔之一端,而令該晶片部份外露於該通孔中;


形成多數穿過該通孔之銲線,以電性連接該晶片與該銲線部;

進行一封膠製程,以於該芯層之第一表面上形成包覆該晶片的第一封裝膠體,於該芯層之第二表面上形成包覆該銲線的第二封裝膠體,其中,該預定外露區域將於該封膠製程中形成該第二封裝膠體的狹窄流道;以及

植設多數個銲球於該植球部上。

- 2. 如申請專利範圍第 1項之製法,其中,該預定外露區域之寬度係位於 0.2至 0.8毫米 (mm)之間。
- 3. 如申請專利範圍第1項之製法,其中,該預定外露區域






之寬度係以 O. 4毫米 (mm)為最佳。

- 4. 如申請專利範圍第1項之製法,其中,該預定外露區域係鄰接於該銲線部。
- 5. 如申請專利範圍第 1項之製法,其中,該拒銲劑層之開口寬度係略大於用以形成該第二封裝膠體之模具的模穴寬度。
- 6. 如申請專利範圍第 1項之製法,其中,該第二封裝膠體係可填充於該狹窄流道中,而令該預定外露區域上所數蓋之第二封裝膠體厚度約等於該拒銲劑層之厚度。
- 7. 如申請專利範圍第 1項之製法,其中,該製法復包括於該芯層之第二表面與該拒銲劑層間敷設一圖案化的導電跡線層。
- 8. 如申請專利範圍第1項之製法,其中,該製法復包括於該芯層之第一表面與該晶片間敷設一拒銲劑層。
- 9. 如申請專利範圍第1項之製法,其中,該晶片係以其作用表面接置於該芯層之第一表面上。
- 10.一種可防止溢膠之開窗型球柵陣列半導體封裝件,係包括:

芯層,係具有一第一表面與一相對之第二表面, 且具有一貫穿該芯層之通孔,其中,該第二表面上係 定義有多數個銲線部與植球部,以及位於該銲線部相 對於該通孔之一側的預定外露區域;

至少一晶片,係接置於該芯層之第一表面並覆蓋該通孔之一端,而令該晶片部份外露於該通孔中;






拒銲劑層,係敷設於該芯層之第二表面上,而令該多數個植球部外露出該拒銲劑層外,同時,該拒銲劑層係形成一開口以外露出該通孔、該多數個銲線部與該預定外露區域;

封裝膠體,係於該芯層之第一表面上形成第一封裝膠體以包覆該晶片,並於該芯層之第二表面上形成第二封裝膠體以包覆該銲線且敷蓋於該預定外露區域上;以及

多數銲球,係植設於該植球部上。

- 11.如申請專利範圍第 10項之半導體封裝件,其中,該預定外露區域之寬度係位於 0.2至 0.8毫米 (mm)之間。
- 12.如申請專利範圍第10項之半導體封裝件,其中,該預定外露區域之寬度係以0.4毫米 (mm)為最佳。
- 13.如申請專利範圍第10項之半導體封裝件,其中,該預定外露區域係鄰接於該銲線部。
- 15.如申請專利範圍第 10項之半導體封裝件,其中,該預定外露區域上所敷蓋之第二封裝膠體厚度係約等於該拒銲劑層之厚度。
- 16.如申請專利範圍第10項之半導體封裝件,其中,該半



導體封裝件復包括敷設於該芯層之第二表面與該拒銲一,劑層間的圖案化導電跡線層。

- 17.如申請專利範圍第 10項之半導體封裝件,其中,該半導體封裝件復包括敷設於該芯層之第一表面與該 晶片間的拒銲劑層。
- 18.如申請專利範圍第10項之半導體封裝件,其中,該晶片係以其作用表面接置於該芯層之第一表面上。
- 19.一種用於可防止溢膠之開窗型球柵陣列半導體封裝件的晶片承載件,係包括:

芯層,係具有一第一表面與一相對之第二表面, 且具有一貫穿該芯層之通孔;

導電跡線層,係敷設於該芯層之第二表面上,且係定義有多數個銲線部與植球部,以及位於該銲線部相對於該通孔之一側的預定外露區域;以及

拒銲劑層,係敷設於該導電跡線層上,而令該多數個植球部外露出該拒銲劑層外,同時,該拒銲劑層係形成一開口以外露出該通孔、該多數個銲線部與該預定外露區域。


- 20.如申請專利範圍第19項之晶片承載件,其中,該晶片承載件係為一基板。
- 21.如申請專利範圍第19項之晶片承載件,其中,該預定外露區域之寬度係位於0.2至0.8毫米 (mm)之間。
- 22.如申請專利範圍第19項之晶片承載件,其中,該預定 外露區域之寬度係以0.4毫米 (mm)為最佳。







- 23.如申請專利範圍第19項之晶片承載件,其中,該預定外露區域係鄰接於該銲線部。
- 24.如申請專利範圍第19項之晶片承載件,其中,該晶片 承載件復包括敷設於該芯層之第二表面與該拒銲劑層 間的圖案化導電跡線層。
- 25.如申請專利範圍第19項之晶片承載件,其中,該晶片 承載件復包括敷設於該芯層之第一表面上的拒銲劑 層。










1.






1/7














第 3 圖




















第 5A 圖 (先前技術)





第 5C 圖 (先前技術)



第 5D 圖 (先前技術)